摩尔定律1975

这一观测以戈登·摩尔命名。摩尔是仙童半导体和英特尔的联合创始人，还曾担任英特尔首席执行官。1965年他注意到，每块集成电路上的器件数目一直以每年翻一番的速度增长，并预计这一增速至少还会持续十年。1975年展望下一个十年时，他把预测修正为每两年翻一番，相当于41%的复合年增长率。摩尔掌握的经验证据并不意味着历史趋势必然延续，但他的预测自1975年以来一直成立，“定律”之名也由此传开。

摩尔的预测一直被半导体工业用以指导长期规划、设置研究与开发目标。数字电子领域的诸多进展都与摩尔定律密切相关，比如微处理器经质量调整的价格下降、存储器（内存和闪存）容量提升、传感器改进，乃至数码相机中像素的数量和尺寸。数字电子领域这些持续的变化，一直是技术与社会变革、生产率提升和经济增长的推动力。

摩尔定律究竟会在何时失效，业内专家并无共识。微处理器架构师反映，大约从2010年起，全行业的半导体进展已经放缓，略低于摩尔定律预测的速度。2022年9月，英伟达首席执行官黄仁勋认为摩尔定律已经终结，而英特尔时任首席执行官帕特·基辛格的看法恰好相反。

历史

1959年，道格拉斯·恩格尔巴特研究了集成电路（IC）尺寸预计不断缩小的问题，并在文章《Microelectronics, and the Art of Similitude》中发表了结果。 恩格尔巴特在1960年的国际固态电路会议上介绍了自己的发现，当时摩尔就在听众席上。

1965年，时任仙童半导体研发主管的戈登·摩尔受邀，为《Electronics》杂志创刊35周年纪念刊撰文，预测未来十年半导体器件工业的走向。 他交稿的是一篇短文，题为《Cramming more components onto integrated circuits》。 他在文中推测，到1975年，在四分之一平方英寸（约1.6 cm2）大小的一块半导体上，有望容纳多达65000个器件。

在器件成本最低的条件下，复杂度大致以每年翻一番的速度增长。短期内这一速度即便不加快，预计也会继续保持。长期看增速略有不确定性，但没有理由认为它在至少十年内不会基本保持恒定。

摩尔提出，器件复杂度（即在成本降低的同时提高电路密度）与时间之间存在一种对数线性关系。 在2015年的一次访谈中，摩尔谈起1965年那篇文章时说：“……我只是大胆外推，说接下来十年它会继续每年翻一番。” 研究这一定律的一位历史学家援引斯蒂格勒定律，说明器件定期翻倍的现象当时业内许多人都已知道。

1974年，IBM的罗伯特·登纳德注意到MOSFET快速缩放技术，提出了后来被称为登纳德缩放的规律：随着MOS晶体管尺寸缩小，其功率密度保持不变，因此功耗与面积成正比。 半导体行业的情况表明，功率密度与面密度之间的这种反比关系在2000年代中期被打破。

在1975年的国际电子器件会议上，摩尔修正了自己预测的增速， 他预计半导体复杂度到1980年前后仍会每年翻一番，之后降到大约每两年翻一番。 他列举了促成这种指数式变化的几个因素：

金属氧化物半导体（MOS）技术的出现

晶粒尺寸呈指数级增大，同时缺陷密度下降，因此半导体制造商可以在更大面积上生产，又不损失良率

更小的最小线宽

主要促成因素

自集成电路时代开启以来，科学家和工程师的众多创新支撑着摩尔定律。下面列出其中一些关键创新，它们推动了集成电路和半导体器件制造技术的突破，使晶体管数量在不到五十年里增长了七个数量级以上。

集成电路（IC）：摩尔定律存在的根本前提。锗制混合集成电路1958年由德州仪器的杰克·基尔比发明， 随后硅制单片集成电路芯片于1959年由仙童半导体的罗伯特·诺伊斯发明。

互补金属氧化物半导体（CMOS）：CMOS工艺1963年由仙童半导体的萨支唐和弗兰克·万拉斯发明。

动态随机存取存储器（DRAM）：1967年由IBM的罗伯特·登纳德研制。

化学放大光刻胶：约1980年由IBM的伊藤弘、C. Grant Willson和J. M. J. Fréchet发明， 它对紫外光的灵敏度高出5到10倍。 20世纪80年代中期，IBM把化学放大光刻胶用于DRAM生产。

深紫外准分子激光光刻：由Kanti Jain 约1980年在IBM发明。 在此之前，准分子激光器自20世纪70年代问世以来主要用作研究设备。 从更广阔的科学视角看，准分子激光光刻的发明被视为激光50年历史上的重要里程碑之一。

互连创新：20世纪90年代末的互连创新，包括化学机械抛光（CMP）、沟槽隔离和铜互连，虽不是把晶体管做得更小的直接因素，却提高了晶圆良率，得以增加金属布线层数、缩小器件间距、降低电阻。

计算机行业的技术路线图在2001年曾预测，摩尔定律还会延续几代芯片。

近期趋势

设计未来纳米电子晶体管，关键技术难题之一是栅极设计。器件尺寸缩小后，要控制薄沟道中的电流变得更难。现代纳米级晶体管通常采用多栅MOSFET形式，其中FinFET最常见，沟道三面都有栅介质。相比之下，全栅MOSFET（GAAFET）结构的栅极控制能力更强。

替代材料研究

如今集成电路上的绝大多数晶体管，主要由掺杂硅及其合金构成。 当硅被制成只有几纳米的晶体管时，短沟道效应会损害硅作为可用晶体管应有的材料特性。 下面列举几种制造小尺寸纳米晶体管时可替代硅的材料。

一种被提出的材料是砷化铟镓（InGaAs）。 与硅和锗晶体管相比，InGaAs晶体管在未来高速、低功耗逻辑应用中更有前景。 由于III-V族化合物半导体的固有特性，基于InGaAs的量子阱和隧穿效应晶体管，已被提出作为更传统MOSFET设计的替代方案。

21世纪初，美光科技的Gurtej Singh Sandhu发明了原子层沉积高κ薄膜和节距双重图案化工艺，把平面CMOS技术的摩尔定律延续到30 nm级别乃至更小。

2009年，英特尔宣布研制出80 nm的InGaAs量子阱晶体管。量子阱器件把一种材料夹在两层带隙更宽的材料之间。尽管尺寸是当时领先的纯硅晶体管的两倍，英特尔称其性能相当而功耗更低。

2011年，英特尔研究人员演示了三维三栅极InGaAs晶体管，漏电特性较传统平面设计有所改善。公司称该设计在所有III-V族化合物半导体晶体管中实现了最佳的静电特性。 在2015年国际固态电路会议上，英特尔提到其7 nm节点会基于这种架构使用III-V族化合物。

2011年，得克萨斯大学奥斯汀分校研究人员研制出InGaAs隧穿场效应晶体管，工作电流高于以往设计。最早的III-V族TFET设计于2009年由康奈尔大学和宾夕法尼亚州立大学的联合团队演示。

2012年，麻省理工学院微系统技术实验室的团队研制出基于InGaAs的22 nm晶体管，是当时有史以来最小的非硅晶体管。团队采用硅器件制造中使用的技术，目标是提升电气性能并缩小到10纳米尺度。

生物计算研究表明，与基于硅的计算相比，生物材料具有更优的信息密度和能效。

预测与路线图

2005年4月，戈登·摩尔在一次访谈中表示，这一预测不可能无限期维持：“它不可能永远继续。指数的本质是你不断把它往前推，最终会招来灾难。”他还指出，晶体管最终会在原子层面达到小型化极限：

从（晶体管的）尺寸上看，我们正在接近原子尺寸，那是一道根本性的壁垒，但还要再过两三代才能走到那一步，而这已经是目力所及的最远之处。我们还有10到20年才会触及根本极限，到那时人们将能造出更大的芯片，晶体管数量可达数十亿。2016年，国际半导体技术路线图发布了最后一份路线图；自1998年以来该路线图一直用摩尔定律引领行业。它不再把研发计划围绕摩尔定律展开，而是勾勒出一种可称为“超越摩尔”的战略：由应用需求驱动芯片开发，而不是专注于半导体缩放，应用驱动力涵盖智能手机、人工智能和数据中心。

电气电子工程师学会于2016年启动名为“重启计算”的路线图工作，即器件与系统国际路线图（IRDS）。

包括戈登·摩尔在内的部分预测者，在2012至2016年间预测摩尔定律会在2025年前后终结。 尽管摩尔定律会触及物理极限，2019和2020年仍有一些预测者对其他诸多领域的技术进步延续持乐观态度，包括新的芯片架构、量子计算以及人工智能和机器学习。 英伟达首席执行官黄仁勋2022年宣称摩尔定律已死； 几天后，英特尔首席执行官帕特·基辛格以相反的说法予以反驳。

后果

20世纪末至21世纪初，数字电子技术为世界经济增长作出了贡献。 经济增长的首要推动力是生产率的提高，摩尔定律正是其中的一个因素。 摩尔（1995年）预计，“技术进步的速度将受到财务现实的制约”。 但20世纪90年代末前后，相反的情况可能出现、也确实出现了，经济学家指出：“生产率增长是创新的关键经济指标。” 摩尔定律所描述的，正是技术与社会变革、生产率提升和经济增长的一股推动力。

半导体进步速度的加快，推动美国生产率增长大幅提速，1997至2004年间达到每年3.4%，高于1972至1996年以及2005至2013年两段时期每年1.6%的水平。 正如经济学家理查德·G·安德森所指出的：“众多研究把生产率加速的原因追溯到半导体生产中的技术创新，这些创新大幅降低了这类器件以及含这些器件的产品的价格，同时也扩展了这些产品的能力。”

摩尔定律主要的负面含义在于，它伴随着快速的淘汰和随之而来的高昂维护成本。技术继续快速改进，会让此前的技术变得过时。在硬件或数据的安全与存续至关重要、或资源有限的情况下，快速淘汰往往会给顺畅或持续的运行造成障碍。

其他表述与类似观察

数字技术有若干指标正以与摩尔定律相关的指数速度改进，包括器件的尺寸、成本、密度和速度。摩尔只写到器件密度，用他的话说，“器件可以是晶体管、电阻、二极管或电容器”，这里说的都是最低成本下的情况。

每块集成电路的晶体管数：最流行的表述是集成电路上晶体管数量每两年翻一番。20世纪70年代末，摩尔定律被视为最复杂芯片上晶体管数量的极限，本文顶部的图表表明这一趋势如今依然成立。 截至2025年，市售处理器中晶体管数量最多的之一是GB202图形处理器，晶体管超过922亿个。

每个晶体管成本最低时的密度：这是摩尔1965年论文给出的表述。 它关注的不只是能够达到的晶体管密度，而是每个晶体管成本最低时的晶体管密度。

一块芯片上放置的晶体管越多，制造每个晶体管的成本越低，但芯片因缺陷而无法工作的概率也越高。 1965年摩尔研究了成本最低时的晶体管密度，并观察到随着光刻技术进步把晶体管做得更小，这一数目将“以大致每年翻一番的速度”增长。

登纳德缩放：它认为功耗会与晶体管面积成比例下降，电压和电流都与长度成比例。 与摩尔定律结合，每瓦性能将以与晶体管密度大致相同的速度增长，每1到2年翻一番。 按照登纳德缩放，每一代技术晶体管尺寸缩小30%（0.7倍），面积因此减小50%。 延迟随之降低30%（0.7倍），工作频率因此提高约40%（1.4倍）。 最后，为保持电场恒定，电压降低30%，能耗减少65%，功耗（在1.4倍频率下）降低50%。 因此每一代技术晶体管密度翻一番，电路速度提高40%，而功耗（在晶体管数量翻倍的情况下）保持不变。 由于漏电电流，登纳德缩放在2005至2010年间终结。

摩尔所预测的处理器晶体管指数级增长，并不总能转化为实际CPU性能的指数级提升。 大约从2005至2007年起登纳德缩放终结，所以即便摩尔定律在那之后仍在延续，也没有带来成比例的性能提升回报。 这种失效被援引的主要原因是，尺寸很小时漏电带来更大难题，还会使芯片发热，造成热失控风险，进而进一步抬高能耗成本。